锁相环频率合成器产生调频信号的几种方法

研制某无线电测试仪的信号产生部分时,遇到一个相当麻烦的问题:对于锁相环频率合成器,如何进行调频?

这个问题看起来很简单,因为传统的模拟对讲机都是在锁相环电路中实现了调频,但是仪器对调制指标的要求高得多,需要较宽的调制度调节范围,较好的调制频响以及较快的锁定速度,这三者就产生了矛盾。

另一种方法是对锁相环的输出进行IQ调制,用调相实现调频。这种方法目前条件下需要增加整套数字处理电路,并且调制器外围电路也比较复杂,占用面积太大。如果是设计一个单纯的信号源,这样做没有问题,而且个人觉得比搞模拟电路简单得多。但是对于一个体积和成本限制非常严格的应用,在数字芯片的成本降低之前,我们仍然只能采用传统的方法。

锁相环本身是一个相位反馈环,通俗一点讲,当输出频率偏离预期的时候,马上就会反映为瞬时相位的变化,这个变化被鉴相器发现,立即给VCO一个控制电压,让VCO恢复到正确的频率上去。

调频,是让射频信号的频率随调制信号变化。频率一变,马上打破环路稳定,鉴相器立即会让射频频率变回去。调制器要频率变,锁相环要让频率不变,两家开始打架,调制特性就会恶化。

很自然的会想到方法1:让锁相环对频率变化的响应速度,赶不上调制信号的速度。你控你的,我调我的,我调了你也没办法。

实现该方法,一般是让环路滤波器的带宽很窄,比调制信号的最低频率还低。

例如,调制信号的最低频率是67Hz(一般调频通信机的最低可能频率),把环路滤波器的截止频率设计为60Hz,就基本能够满足要求。

负面效果是锁相环的锁定时间会很长,很长,甚至在许多设计中不能锁定。另外VCO的杂波难以得到有效抑制。对于窄带通信机,这样做完全没有问题。

在上述方法上改进,可以提出方法2:在鉴相器和VCO上同时做文章,把锁相环的相位修正量通过调相的方法“提前抵消”。虽然你出手了,但我挡了。。

实现该方法,一般是在鉴相器注入调制的积分信号,在VCO注入调制信号,称为两点调制。经过数学推导,可以提出工程上的成立条件,严格按该条件设计计算电路参数,可保不死。

这个方法很麻烦,调制电路会引入若干相位噪声,而且调制失真也比较大,调制频率也不能无限低下去。经过改进,可以在鉴相器之前对经过N分频的信号进行调相(由于频率相对来说变动范围较小,所以比较容易实现),实现PLL输出调相。对调制信号进行积分,就能得到调频信号。

经过改进,可以在鉴相器之前对经过N分频的信号进行调相(由于频率变动小,所以比较容易实现),实现PLL输出调相。对调制信号进行积分,就能得到调频信号。

以前各种主流信号源均采用这种方法解决低频调制问题,采用方法一,解决高频调制。其中要求N分频器和鉴相器分立,这需要较大体积,并且现已采用高度集成的PLL芯片,难以做到这一点。

还有没有别的方法呢?锁相环之所以频率准确,完全依赖一个准确的参考时钟,如果在时钟上想办法,也能实现调频。这是方法三。

这个方法十分简单,而且能取得比较好的调制特性——在频偏不太大的时候。如果使用压控温补振荡器,可以把调制直接叠加在控制电压上。

但是仔细一想,这货的频偏,就是发射机的频率误差——它会随着输出频率的不同发生变化。100MHz的时候频偏如果是5K,1GHz的时候就是50K,这就要求调制信号的幅度必须跟随频率线性变化,显然非常麻烦,不过现在有很好的增益控制措施,用CPU加以控制,还是勉强能够把调制频率稳住。对于输出频率变化不大的应用,比如窄带通信机,可以直接采用这种方法。由于通信机频率通常较低,难以达到足够的频偏,所以常常与VCO注入调制相结合,VCO带外的部分依靠直接调制,带内的部分(通常是亚音)并不需要大的调制频偏,则用晶体调制来实现。

这些方法都各有缺陷,能不能在频合器动手脚——比如在分频器上想办法?

别说,上网搜了一下,还真有人这样干过。他们用FPGA来做小数分频器,把调制信号数字化,得到一个若干位二进制数表示的瞬时数字量,经过一些运算(使数字变化的范围与小数分频器匹配),与小数分频器的预置数相加,实现了从直流开始的频率调制。这简直是疯了,如果不是追求特别低频的调制,还不如回头去做数字调制。

最后,我们采用了晶体调制和VCO调制相结合的办法,兼顾了高低频调制,用简单的方法实现了仪器级调频。

下图是用10Hz调制信号调频产生的频谱图

1

文/刘虎

发表评论